产品|企业|供应|求购|资讯|展会|技术

基于FPGA的嵌入式系统设计:Altera SoC FPGA(基于TERASIC友晶DE1-SOC开发板)

参考价面议
具体成交价以合同协议为准
  • 公司名称湖北鑫合欣科技有限公司
  • 品       牌
  • 型       号
  • 所  在  地
  • 厂商性质其他
  • 更新时间2024/5/1 19:31:28
  • 访问次数58
产品标签:

在线询价收藏产品 点击查看电话

      湖北鑫合欣科技有限公司是一家专业从事国内外电子测试与测量仪器仪表、电子实训工艺、教学实验系统的代理销售的高科技企业,成立于2010年。专注于实验室整体解决方案,是中国电子仪器行业协会会员。长期以来,一直与全国各高校及企事业单位保持着密切联系,并在与高校的合作过程中成为行业内具有品牌影响力的公司。

     湖北鑫合欣科技有限公司隶属于东湖开发区,拥有一批来自全国各学府电子及计算机等专业的技术工程师,为产品售前、售中、售后提供强有力保障,是湖北省政府教育装备招标采购的重点单位。
      公司自成立以来,坚持“一,诚信为本,用户至上”这一经营理念,积极进取,勇于开拓,在向用户提供优质产品的同时,以良好的售后服务赢得了广大用户的信赖。现拥有着一批来自品牌的核心合作伙伴,如:如:Intel  FPGA、友晶科技、泰克科技、吉时利、苏州普源、法国CA、美国NI、新大陆、广州创龙、艾德克斯等。作为高等院校及各企事业单位和生产厂家的桥梁和纽带,我们将坚持“专业、专注、高质、高效”的经营模式,向湖北省及全国各地的各级用户提供质优价廉的科研、教学仪器设备。

 

 

内容简介 《基于FPGA的嵌入式系统设计:AlteraSoCFPGA(第二版)》全面介绍基于AlteraNiosII软核和ARMCortexA9硬核的嵌入式系统软硬件设计开发技术
基于FPGA的嵌入式系统设计:Altera SoC FPGA(基于TERASIC友晶DE1-SOC开发板) 产品信息

内容简介 
《基于FPGA的嵌入式系统设计:Altera SoC FPGA(第二版)》全面介绍基于Altera Nios II软核和ARM Cortex—A9硬核的嵌入式系统软硬件设计开发技术,共分为九章,主要内容包括:基于SoC FPGA的嵌入式系统设计概述,Altera SoC FPGA系列器件简介,Quartus II EDA开发工具应用,Qsys系统开发工具,Nios II EDS嵌入式处理器设计,基于Qsys的HPS模型设计,基于SoC EDS的嵌入式系统设计,基于ARM SoC FPGA的DSP设计,OpenCL入门与应用。《基于FPGA的嵌入式系统设计:Altera SoC FPGA(第二版)》内容丰富,取材新颖,可以作为高等院校电子类和通信类各专业本科生、研究生EDA课程的教材,也可以作为相关专业工程技术人员的参考书。

目录
第1章 基于SoCFPGA的嵌入式系统设计概述
1.1 SoC嵌入式设计的挑战与机遇
1.2 Altera提供的解决方案汇集
1.2.1 器件系列
1.2.2 设计软件工具及嵌入式处理器
1.2.3 可以使用的IP功能
1.2.4 SoCFPGA开发套件简介

第2章 AlteraSoCFPGA系列器件简介
2.1 SoCFPGA简介
2.2 CycloneV器件
2.3 ArriaV器件

第3章 QuartusIIEDA开发工具应用
3.1 现代数字系统设计方法简介
3.1.1 图形用户界面设计方法
3.1.2 EDA数字系统设计流程
3.1.3 QuartusII13.0EDA软件特点
3.2 QuartusIl13.0软件安装
3.3 QuartusIIEDA软件设计过程
3.4 QuartusIl设计输入
3.4.1 创建新工程
3.4.2 建立原理图编辑文件
3.4.3 建立文本编辑文件
3.4.4 建立存储器编辑文件
3.4.5 设计实例
3.5 设计项目的编译
3.5.1 项目综合
3.5.2 QuartusII编译器选项设置
3.5.3 引脚分配
3.5.4 项目编译结果分析
3.6 设计项目的仿真验证
3.6.1 Modelsim软件架构
3.6.2 Modelsim软件应用
3.7 TimeQuest时序分析
3.7.1 时序分析基本参数
3.7.2 时序分析基本步骤
3.7.3 查看时序分析报告
3.8 器件编程

第4章 Qsys系统开发工具
4.1 Qsys简介
4.1.1 SoPC技术简介
4.1.2 Qsys与SoPC开发
4.1.3 Qsys的功能特点
4.1.4 Qsys的优点
4.2 Qsys设计流程
4.3 Qsys用户界面
4.3.1 系统元件页
4.3.2 系统从属页
4.3.3 系统选项页
4.3.4 Qsys菜单命令
4.4 Qsys用户自定制元件
4.4.1 Qsys组件构成
4.4.2 Qsys组件编辑器
4.4.3 自定义组件实例1——DDS信号产生模块
4.4.4 自定义组件实例2——以太网控制器W5300控制

第5章 Nios II EDS嵌入式处理器设计
5.1 Nios II嵌入式处理器简介
5.1.1 **代Nios嵌入式处理器
5.1.2 第二代Nios嵌入式处理器
5.1.3 可配置的软核嵌入式处理器的优势
5.2 Nios II嵌入式处理器软硬件开发流程简介
5.2.1 硬件开发流程
5.2.2 软件设计流程
5.2.3 软件设计实例
5.3 HAL系统库
5.3.1 HAL系统库简介
5.3.2 使用HAL开发程序
5.4 Nios II EDS开发实例
5.4.1 系统软硬件需求分析
5.4.2 系统硬件设计
5.4.3 系统软件设计

第6章 基于Qsys的HPS模型设计
6.1 Cyclone V SoC和mlTia V SoC子系统介绍
6.1.1 SoC的CPU部分简介
6.1.2 SoC的DSP部分(NEON和FPU)简介
6.2 嵌入式SoC FPGA软硬件开发流程
6.2.1 建立HPS硬件系统模型
6.2.2 生成Preloader镜像文件
6.2.3 生成设备树(Device Tree)
6.2.4 设备树DTB(Device Tree Blob)检查

第7章 基于SoC EDS的嵌入式系统设计
7.1 SoC EDS简介
7.1.1 SoC EDS嵌入式系统设计套件
7.1.2 SoC EDS安装
7.2 DS-5设计输入
7.2.1 创建C/C++工程
7.2.2 创建Makefile项目
7.2.3 导入工程
7.2.4 创建源文件
7.3 设计项目的编译
7.3.1 ARM编译器和GNU编译器简介
7.3.2 DS-5编译器及其选项设置
7.4 设计项目的调试
7.4.1 调试配置(Debug Configuration)
7.4.2 调试视图(Debug Views)
7.5 基于ARM编译器的裸机实例
7.5.1 创建ARMCC项目
7.5.2 建立项目文件
7.5.3 项目编译
5.4.设计项目的调试
7.6 基于GNU编译器的裸机实例
7.6.1 创建GNu项目
7.6.2 创建项目文件
7.6.3 跟踪调试
7.7 ARM Streamline硬件性能分析器
7.7.1 ARM Streamline的基本特点
7.7.2 设置ARM Linux目标机
7.7.3 设置捕捉选项和配置计数器
7.7.4 Live视图
7.7.5 Timeline视图
7.7.6 Streamline的其他视图

第8章 基于ARM SoC FPGA的DSP设计
8.1 NEON和通用DSP的性能对比
8.2 Bare-metal下对NEON和FPU的支持及优化
8.3 NEON的语法特征
8.4 DSP开发实例
8.4.1 基本的DSP处理模块
8.4.2 浮点向量运算
8.4.3 矩阵运算
8.4.4 FFT算法实现
8.4.5 FIR算法实现
8.4.6 IIR算法实现

第9章 OpenCL入门与应用
9.1 OpenCL简介
9.2 构建OpenCL环境
9.3 基于OpenCL的实例编译测试
9.4 OpenCL参考资料说明

包装印刷产业网 - 包装印刷行业专业网络宣传媒体

关于我们|本站服务|会员服务|企业建站|旗下网站|友情链接

Copyright ppzhan.com All Rights Reserved法律顾问:浙江天册律师事务所 贾熙明律师

客服热线:0571-87759927 投诉热线:0571-88947171 网站客服:

对比
客服
手机站
询价
反馈
回首页

提示

×

*您想获取产品的资料:

以上可多选,勾选其他,可自行输入要求

个人信息:

3270